TechGo

ITエンジニア転職ならテックゴー

ITエンジニア転職・求人TOP>
システムアーキテクト(Perl)の求人・転職情報>

システムアーキテクト(Perl)の求人・転職情報

該当求人数 2

1~2件を表示

キオクシア株式会社

キオクシア株式会社

NANDコントローラLSI(SoC)の高速デジタル回路設計・検証_K2620

システムアーキテクト

550~1,260万円

Python

C言語

Linux

Java

Perl

正社員

神奈川県横浜市

【お任せする業務】 NANDコントローラLSIに搭載する高速シリアルI/Fのデジタル回路設計・検証 【具体的な仕事内容】 高速シリアルI/Fコントローラ(プロトコル層)に関する以下の業務を担っていただきます。 1.システムアーキテクチャ設計・要件定義: ・高速シリアルI/F規格に基づく内部構造(アーキテクチャ)の定義 ・PPA(性能・電力・面積)最適化、CDC考慮、スループット最大化の検討 2.デジタル回路設計(RTL設計): ・Verilog/SystemVerilogを用いた、プロトコル層の論理設計および実装 ・論理合成・静的タイミング解析(STA)に基づく、タイミング収束および低消費電力設計の適用 3.UVMを用いた検証: ・UVM検証環境を用いて、プロトコル動作を網羅的に検証 [従事すべき業務の変更の範囲] (雇入れ直後)上記の通り (変更の範囲)その他会社が指示する業務 【使用ツール】 ・RTL設計:Verilog HDL, System Verilog ・検証環境:UVM, System Verilog ・Linux環境,プログラミング言語(C言語, Python, Perlなど)

NANDコントローラLSI(SoC)の高速デジタル回路設計・検証_K2620

システムアーキテクト

正社員

【お任せする業務】 NANDコントローラLSIに搭載する高速シリアルI/Fのデジタル回路設計・検証 【具体的な仕事内容】 高速シリアルI/Fコントローラ(プロトコル層)に関する以下の業務を担っていただきます。 1.システムアーキテクチャ設計・要件定義: ・高速シリアルI/F規格に基づく内部構造(アーキテクチャ)の定義 ・PPA(性能・電力・面積)最適化、CDC考慮、スループット最大化の検討 2.デジタル回路設計(RTL設計): ・Verilog/SystemVerilogを用いた、プロトコル層の論理設計および実装 ・論理合成・静的タイミング解析(STA)に基づく、タイミング収束および低消費電力設計の適用 3.UVMを用いた検証: ・UVM検証環境を用いて、プロトコル動作を網羅的に検証 [従事すべき業務の変更の範囲] (雇入れ直後)上記の通り (変更の範囲)その他会社が指示する業務 【使用ツール】 ・RTL設計:Verilog HDL, System Verilog ・検証環境:UVM, System Verilog ・Linux環境,プログラミング言語(C言語, Python, Perlなど)

550~1,260万円

神奈川県横浜市

Python

C言語

Linux

Java

Perl

キオクシア株式会社

キオクシア株式会社

システムアーキテクト×詳しい条件で求人を探してみる

開発言語

条件を変えて求人を探してみる