SSD向けLSI(SoC)開発における高速インターフェース(Analog IP)の組込みエンジニア_K2607

【職務内容】 下記の業務をメインに担当いただきながら、LSI/SoCの論理設計/検証業務に活躍の場を広げていただきます。 ●高速インターフェースPHY仕様把握と必要機能の見極め ●他部門/ASICベンダー/IPベンダーとの渉外対応 【具体的な仕事内容】 下記業務を通じて、高速インターフェースの品質向上に貢献する役割を担っていただきます。 また、適正に応じてLSI/SoCの論理設計/検証業務にも携わっていただきます。 ●高速インターフェース周りの業務: ①高速インターフェースの選定 ・PCIe PHYやDDR PHYなどのアナログIP(PHY)を選定します。 ②信号品質の確保 ・インターフェースの信号品質(Signal Integrity)を維持するためのトレーニング機構やサポート機能の効果および妥当性を確認します。 ③評価と解析 ・IPベンダーから提供されるアナログ設計の評価結果を収集します。 ・必要に応じて、実機評価や信号品質解析(SI解析)を自ら実施します。 ④部門間の調整 ・装置設計(基板やファームウェア開発)部門と連携し、調整を行います。 ⑤フィードバックと渉外対応 ・IPベンダーに対して課題をフィードバックし、仕様変更や解析業務の依頼を行います。 ●LSI/SoCの論理設計/検証業務: ①仕様検討・モデル作成 ターゲット機能の仕様策定。 必要に応じて C/C++ を用いたアルゴリズムモデルの作成や検討を行います。 ②論理設計(RTL設計) SystemVerilog / Verilog-HDL を用いた論理設計。 Python、Perl、Ruby などのスクリプト言語を駆使し、設計・ビルド環境の自動化や効率化も図ります。 ③論理検証・デバッグ 検証IP(VIP) や Verilogシミュレータ を活用した検証環境の構築。 波形ビューワー による解析や、Formal(形式)検証ツール を用いた網羅的なプロパティチェックにより、設計品質を担保します。 [従事すべき業務の変更の範囲] (雇入れ直後)上記の通り (変更の範囲)その他会社が指示する業務 【使用ツール】 ・作業環境:Linux/Windows ・使用言語:C/C++、スクリプト言語(Python、Perl、Rubyなど) ・ツール: Signal Integrityシミュレータ、ロジックアナライザー、スペクトラムアナライザー、エクササイザ―

当社の主力製品であるSSDは、特に生成AI用途において急速に成長を遂げています。 この成長の波に乗りながら、私たちと共に新しい挑戦に取り組むことができます。 開発は決して簡単ではありませんが、自分たちの製品が世界中のお客様に認められ、事業が拡大していく様子を共に体感できることに大きな魅力を感じていただけると思います。 【強み・特長】 SSDコントローラだけでなく、様々な業界、製品の開発経験をつんだメンバーが集まっており、SoC開発の戦略から、設計、検証、中流、評価といった多くのチームで連携し、競争力のある製品開発が出来る組織です。 また、エンジニア同士、互いに研鑽を積み、切磋琢磨し合いながら、議論を重ね、前向きに開発活動を行うことが出来る活気のある職場です。 環境、ツールの面においても、各種ベンダーから提供される、最先端の技術に触れることができます。 【想定されるキャリアパス】 新規コントローラ開発において実績を積んでいただき、コントローラの品質を維持するためのキーマンに成長することを期待しています。 なお、下記どちらでもご自身のキャリアデザインに合わせて、進路をご相談頂けます ・技術面を追求し、専門性の高いキャリアを築きたい方 ・マネジメント面でエンジニアを牽引したい方 毎年実施されるインタビューの際に、自分が進みたいキャリアパスについて話し合う機会がございます。 【職場環境】 ・平均残業時間:30時間/月 ・在宅勤務:2～3日/週程度※業務事情による ・駅近の新しく綺麗で開放的な雰囲気のなか、パーティションで区切られ、業務に集中できる環境です。 また各々のライフスタイルに合わせて在宅勤務も活用可能です。 【研修・育成制度】 ・社内e-leaningシステムにて半導体一般・NANDフラッシュメモリ・AI導入・語学などの教育が受講可能です。 ・展示会への派遣や社外教育の受講も不定期に実施しています。 【入社後の教育/OJT 一例】 ・キャリア入社者用技術教育プログラム(フラッシュメモリ技術/SSD技術等の各技術分野の講座) ・部門内教育プログラム(SSDアーキテクチャ/論理回路/SoC開発等) ・測定器ベンダーやEDAベンダーとの直接的技術交流やセミナーへの参加 など

●LSI/SoCの開発経験(目安:10年以上) ●高速インターフェース(PCIeまたはDDR/LPDDR等)におけるSI(Signal Integrity)解析、またはオシロスコープ等を用いた信号波形の解析・デバッグの実務経験(目安:5年以上) ●英語力(TOEIC550点以上相当) 【学歴】 ◆大学・大学院卒

●IP/EDAベンダーとの渉外対応経験 ●LSI/SoCの論理設計(RTL設計)または論理検証(RTL検証)の経験 ●Verilog-HDL, SystemVerilogを使った設計/検証経験 ●AMBA規格の知識 ●JEDECが定めるDDRおよびLPDDRメモリ規格についての知見 ●PCI-SIGが策定したPCIeインターフェース規格についての知見 ●UVM検証環境構築の経験 ●Formal検証の経験 ●プロジェクトマネジメント経験

正社員

正社員(試用期間2か月、契約期間の定めなし)

550～1,260万円

※上記の下限は初任給(学卒新人)です。 経験・能力を考慮し決定 ※各種手当には、住宅費補助、家賃補助、次世代育成手当、20時間/月相当の時間外勤務手当含む。 ※各種手当には、住宅費補助、家賃補助、20時間/月相当の時間外勤務手当含む。 昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)、在宅勤務制度、財形貯蓄制度、企業年金制度、健康保険、雇用保険、労災保険等 ※管理職採用の場合、年俸制。 フレックスタイム制、次世代育成手当、住宅費補助、時間外勤務手当は対象外 ※場合により嘱託採用の可能性あり

・950万円/36歳(既婚・子2人/月給53万円+各種手当+賞与) ・680万円/28歳(独身/月給39万円+各種手当+賞与)

神奈川県横浜市栄区 ◆横浜テクノロジーキャンパス(神奈川県横浜市栄区) ・JR大船駅徒歩7分 [就業場所の変更の範囲] (雇入れ直後)上記の通り ※在宅勤務制度利用者は、自宅その他在宅勤務制度実施基準で定める場所を含む (変更の範囲)会社が指定する場所 ※配置転換や転勤・出向などの人事異動等により、就業場所を変更することがある。

8時30分～17時15分

フレックスタイム制

年間休日125日(2026年度)、完全週休2日制(土日)、祝日、GW、夏季、年末年始、有給、育児休暇、介護休暇・赴任休暇等

・社内e-leaningシステムにて半導体一般・NANDフラッシュメモリ・AI導入・語学などの教育が受講可能です。 ・展示会への派遣や社外教育の受講も不定期に実施しています。 ・キャリア入社者用技術教育プログラム(フラッシュメモリ技術/SSD技術等の各技術分野の講座) ・部門内教育プログラム(SSDアーキテクチャ/論理回路/SoC開発等) ・測定器ベンダーやEDAベンダーとの直接的技術交流やセミナーへの参加 次世代育成手当 (18歳未満の扶養対象児童一人あたり15,000円/月) 住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当、残業代全額 独身寮、単身寮、家族社宅 昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)、在宅勤務制度、財形貯蓄制度、企業年金制度、健康保険、雇用保険、労災保険等

健康保険、雇用保険、労災保険

●敷地内禁煙(屋外喫煙可能場所あり)

【Web面接実施中】